背景

最近突发奇想，想试一下用 SpinalHDL 做一遍计原实验的感觉，趁机认真学习一下 SpinalHDL。

很多项目是使用 Spinal 开发部分模块，然后在 Verilog 里面例化，和顶层的信号连接起来。但我感觉这样很不优雅，于是想完全用 Spinal 实现 thinpad_top 工程，然后直接使用 Vivado 综合。